DapTechnology社FireGate PHYレイヤーコア
FireGateは、IEEE-1394bに準拠し、全てのAS5643要件をサポートするIPコア
FPGAを使用して完全な1394 I/O IFを実装する利点 スタンドアロンソリューション：PHY IPをリンクレイヤーIPと組み合わせて、より小型な製品を作成可能。追加のコンポーネントを追加して、システムオンチップ（SOC）ソリューションを作成できます 柔軟な数のポート：市販のPHYチップはポート数が固定であり小さな周辺機器の場合は多くの場合過剰です。一方ホストアダプターは3つ以上のポートから利益を得る可能性が高く、ハブはそれ以上の数のポートを持つ事もできます。FPGAテクノロジに基づくPHYの場合ユーザーは必要に応じてポート数をカスタマイズできます オプションのデバッグおよびテスト機能：オプションで、BERT（ビット誤り率テスト）などのデバッグおよびテスト機能を含めることができます。 フィールドアップグレード可能：使用されているFPGAはフィールドアップグレード可能であるため、デバイスがすでにフィールドにある場合でも、新しい機能やバグ修正を追加できます 費用対効果の高いASICS：デザインが完成すると、IPソリューションはカスタムASICをスピンさせるための非常に費用対効果の高い方法を提供します
基本情報
■主な特徴 ・IEEE-1394b-2008および、AS5643をサポートする完全なIPソリューション ・S100からS3200までの速度のサポート ・シングルスピードサポート（S100、S200、S400、...） ・マルチスピードサポート（S100-S400、S800-S3200） ・1～16までのスケーラブルなPHYポート数 ・AS5643（Mil1394）拡張の統合サポート ■対応FPGA FireGate IPコアは、さまざまなFPGAファミリをサポートしています。現時点では以下のプラットフォームがサポートされていますが、最新の情報についてはお気軽にお問い合わせください。 ・Xilinx（Spartan、Artix、Kintex、Virtex、Zynqなど） ・Altera（Cyclone） ・MicroSemi（IGLOO2、Smartfusion2）
価格帯
納期
型番・ブランド名
DapTechnology社 FireGate IEEE-1394b PHY layer Core
用途／実績例
搭載機器 ■AS5643の和文技術資料あります。ご覧になりたい方はsales@nacelle.co.jpまで■
